.
Cúpula do RISC-V A Ventana Micro Systems está pronta para revelar uma família de processadores de classe de datacenter baseados na arquitetura RISC-V, que, segundo ela, permitirá aos compradores personalizar os chips para atender às suas necessidades, combinando os núcleos de CPU da Ventana com outros silícios.
A ser anunciado oficialmente na edição desta semana Cúpula do RISC-V em San Jose, o Veyron V1 da Ventana está sendo aclamado pela empresa como o primeiro chip RISC-V a ser competitivo em relação aos processadores de datacenter existentes em termos de desempenho de thread único.
A empresa saiu do modo furtivo ano passado.
“Nosso principal objetivo era criar um processador RISC-V de alto desempenho e classe mundial que fosse competitivo em relação a tudo o que existe no mercado hoje”, disse o fundador e CEO da Ventana, Balaji Baktha.
O alto desempenho de thread único é um requisito fundamental para o mercado-alvo da Ventana: hiperescaladores. Outro recurso destinado a agradá-los é a arquitetura do processador, que permite aos clientes montar seu próprio design de sistema em chip (SoC) a partir de chiplets, permitindo-lhes adicionar silício personalizado a um ou mais chiplets com núcleos Veyron V1.
Essa abordagem aparentemente deve muito à Cisco, que foi um dos primeiros investidores na Ventana, de acordo com Baktha.
“Percebemos que os chiplets eram a melhor maneira de produzir isso para permitir que os hiperescaladores personalizassem o SoC final para atender às suas necessidades específicas de carga de trabalho”, disse ele. “Essa foi a premissa inicial e pudemos trabalhar com várias unidades de negócios da Cisco para reunir todos os requisitos de hardware, todos os requisitos de software e combiná-los proativamente para criar uma solução que eles veriam como aceitável.”
A AWS e o Google sabem como construir um SoC porque já o fizeram, apontou Baktha, citando exemplos como o AWS Graviton processadores.
“Mas construir núcleos de CPU é outra história, eles não têm esse tipo de equipe interna”, afirmou ele, “portanto, se você puder fornecer a parte de computação na forma de um chiplet como um dado bom conhecido, isso remove o obstáculo de eles terem que fazer isso internamente.”
O que a Ventana está oferecendo aos hiperescaladores é um kit com o qual eles podem montar seus próprios SoCs de acordo com seus próprios requisitos. Isso inclui um ou mais chiplets de computação Veyron, um design de chip de hub de E/S de referência e a tecnologia de interconexão die-to-die para unir tudo.
“Tudo o que eles precisam fazer é pegar o hub de E/S e personalizá-lo. SoC personalizado”, disse Baktha, alegando que essa abordagem economizaria para os clientes de hiperescala pelo menos US$ 75 milhões e um mínimo de dois anos de tempo de ciclo de desenvolvimento de design para criar um SoC personalizado.
Outra vantagem, de acordo com Baktha, é que a interconexão die-to-die do Ventana é paralela, eliminando a latência indesejada.
“Até agora, todo mundo fez uma interconexão serializada, principalmente uma interconexão die-to-die baseada em SerDes. Temos uma interconexão paralela die-to-die. Por que isso é importante? As interconexões seriais levam cerca de 120 a 130 nanossegundos para se comunicar entre eles. Com o paralelo, essa latência é de sete nanossegundos, o que é muito semelhante a um projeto monolítico de matriz única”, afirmou.
Na verdade, a Ventana está buscando três caminhos para o mercado; a primeira é fornecer os chiplets de computação e o hub de E/S, a segunda é permitir que o cliente construa seu próprio hub de E/S personalizado, talvez suportando memória HBM para computação de alto desempenho, por exemplo, e a terceira é o licenciamento IP, caso um cliente queira um número menor de núcleos de computação, por exemplo.
Esse chiplet de computação Ventana compreende 16 núcleos RISC-V com 48 MB de cache L3 compartilhado, com clock de 3,6 GHz. Inicialmente, os chiplets serão fabricados pela TSMC usando um nó de produção de 5 nm, enquanto o hub de E/S ou outros componentes podem ser fabricados usando menos nós de ponta, talvez 12 nm ou 16 nm.
Os clientes podem combinar os chiplets de computação para construir um SoC com até 192 núcleos, de acordo com Ventana.
A empresa também afirma ter vários parceiros de chiplet reunidos que podem fornecer chiplets com outras funções ou implementar um SoC para os clientes. A lista inclui Apex Semiconductor, Silicon Box, FLC Technology Group e Bolt Graphics.
Enquanto isso, a beleza do ecossistema RISC-V é que já existe suporte de software da comunidade de código aberto, incluindo distribuições Linux como Ubuntu e Debian, além de aplicativos como armazenamento Ceph, NGINX, MySQL, OpenJDK e Redis.
Outra alegação é que, por ser um design limpo, o Ventana conseguiu evitar o tipo de falha que levou a ataques de canal lateral do tipo visto nas explorações Spectre ou Meltdown em outros processadores. Suspeitamos que esse tipo de afirmação pode ser uma tentação ao destino.
Andrew Buss, Diretor Sênior de Pesquisa da IDC para a Europa, disse-nos que este lançamento está chegando em um momento interessante devido ao surgimento de soluções baseadas em Arm nas plataformas de nuvem pública, representando uma divergência do domínio x86 tradicional.
“O ecossistema de software está amadurecendo e estamos nos movendo para uma situação em que o código compatível e também o código portátil multiplataforma tornam isso viável”, disse ele.
Para RISC-V, pode parecer que é tarde para a festa, e o momento agora está com Arm. No entanto, “as mesmas tendências que permitem o Arm também funcionarão para o RISC-V e eles precisam investir na obtenção do mesmo suporte do ecossistema para torná-lo viável”, acrescentou Buss.
Mas a Arm não ajudou muito no processo da Qualcomm, de acordo com Buss, mostrando que, em muitos casos, a Arm é bastante restritiva no que vai licenciar e isso pode limitar as opções de personalização.
Manoj Sukumaran, analista principal da Omdia para DataCenter Compute & Networking, disse que há um interesse crescente em arquiteturas alternativas de CPU porque as tensões geopolíticas e comerciais estão causando insegurança tecnológica em vários países.
Ele nos disse que achava provável que o chip Ventana serviria como uma plataforma de P&D para a pilha de software RISC-V e pode não ter muita adoção por parte dos clientes.
“O ecossistema de software para RISC-V ainda é muito incipiente e essa será a maior barreira para adoção. Mas é definitivamente um ótimo começo, ter uma plataforma projetada para cargas de trabalho de servidor cria muito impulso para os esforços de desenvolvimento de software”, disse ele .
Com o Veyron V1 agora oficialmente lançado, a Ventana disse que espera que os primeiros clientes tenham o primeiro silício de produção no segundo ou terceiro trimestre de 2023.
A empresa já está trabalhando em um produto de segunda geração, que espera oferecer um grande aumento de desempenho de instrução por relógio (IPC) em comparação com este projeto e pode ver a luz do dia em 2024.
“De certa forma, nós paralelizamos o processo de desenvolvimento para nos permitir conduzir o design v2 muito rapidamente, com amostras chegando cerca de um ano após as amostras para v1”, disse Baktha. ®
.
