.
Lacunas de segurança existem não apenas no software, mas também diretamente no hardware. Os invasores podem incorporá-los deliberadamente para atacar aplicativos técnicos em grande escala. Pesquisadores da Ruhr University Bochum, na Alemanha, e do Max Planck Institute for Security and Privacy (MPI-SP) em Bochum estão explorando métodos para detectar os chamados cavalos de Tróia de hardware. Eles compararam planos de construção de chips com imagens de microscopia eletrônica de chips reais e fizeram um algoritmo de busca por diferenças. Foi assim que detectaram desvios em 37 dos 40 casos.
A equipe do CASA Cluster of Excellence (abreviação de Cyber Security in the Age of Large-Scale Adversaries), liderada pelo Dr. Steffen Becker, e a equipe MPI-SP liderada por Endres Puschner, apresentarão suas descobertas no IEEE Symposium on Segurança e Privacidade, que acontecerá em São Francisco de 22 a 25 de maio de 2023. A pesquisa foi realizada em colaboração com Thorben Moos, da Université catholique de Louvain (Bélgica) e o Departamento Federal de Polícia Criminal da Alemanha.
Os pesquisadores divulgaram todas as imagens dos chips, os dados de design, bem como os algoritmos de análise online gratuitamente, para que outros grupos de pesquisa possam usar os dados para realizar estudos adicionais.
Fábricas de manufatura como porta de entrada para cavalos de Tróia de hardware
Hoje em dia, os chips eletrônicos estão integrados em inúmeros objetos. Na maioria das vezes, eles são projetados por empresas que não operam suas próprias instalações de produção. Os planos de construção são, portanto, enviados para fábricas de chips altamente especializadas para produção. “É concebível que pequenas mudanças possam ser inseridas nos designs das fábricas pouco antes da produção, o que poderia substituir a segurança dos chips”, explica Steffen Becker e dá um exemplo das possíveis consequências: “Em casos extremos, esses cavalos de Tróia de hardware podem permitir um atacante para paralisar partes da infra-estrutura de telecomunicações com o apertar de um botão.”
Identificando diferenças entre chips e planos de construção
A equipe de Becker e Puschner analisou os chips produzidos nos quatro tamanhos de tecnologia moderna de 28, 40, 65 e 90 nanômetros. Para isso, eles colaboraram com o Dr. Thorben Moos, que projetou vários chips como parte de sua pesquisa de doutorado na Ruhr University Bochum e os fabricou. Assim, os pesquisadores tiveram à sua disposição tanto os arquivos do projeto quanto os chips fabricados. Eles obviamente não puderam modificar os chips após o fato e criar cavalos de Tróia no hardware. E então eles empregaram um truque: em vez de manipular os chips, Thorben Moos mudou seus projetos retroativamente para criar desvios mínimos entre os planos de construção e os chips. Então, os pesquisadores de Bochum testaram se podiam detectar essas mudanças sem saber exatamente o que deveriam procurar e onde.
Na primeira etapa, a equipe da Ruhr University Bochum e do MPI-SP teve que preparar os chips usando métodos químicos e mecânicos complexos para obter vários milhares de imagens das camadas mais baixas do chip com um microscópio eletrônico de varredura. Essas camadas contêm várias centenas de milhares das chamadas células padrão que realizam operações lógicas.
“Comparar as imagens dos chips e os planos de construção acabou sendo um grande desafio, porque primeiro tivemos que sobrepor os dados com precisão”, diz Endres Puschner. Além disso, cada pequena impureza no chip pode bloquear a visualização de certas seções da imagem. “No menor chip, que tem 28 nanômetros de tamanho, uma única partícula de poeira ou um fio de cabelo pode obscurecer toda uma fileira de células padrão”, enfatiza o especialista em segurança de TI.
Quase todas as manipulações detectadas
Os pesquisadores usaram métodos de processamento de imagem para combinar cuidadosamente célula padrão para célula padrão e procuraram desvios entre os planos de construção e as imagens microscópicas dos chips. “Os resultados são motivo de otimismo cauteloso”, como Puschner resume as descobertas. Para tamanhos de chip de 90, 65 e 40 nanômetros, a equipe identificou com sucesso todas as modificações. O número de resultados falso-positivos totalizou 500, ou seja, as células padrão foram sinalizadas como tendo sido modificadas, embora na verdade estivessem intactas. “Com mais de 1,5 milhões de células padrão examinadas, esta é uma taxa muito boa”, diz Puschner. Foi apenas com o menor chip de 28 nanômetros que os pesquisadores não conseguiram detectar três mudanças sutis.
Maior taxa de detecção por meio de sala limpa e algoritmos otimizados
Uma melhor qualidade de gravação pode resolver esse problema no futuro. “Existem microscópios eletrônicos de varredura que são projetados especificamente para obter imagens de chips”, aponta Becker. Além disso, usá-los em uma sala limpa onde a contaminação pode ser evitada aumentaria ainda mais a taxa de detecção.
“Também esperamos que outros grupos usem nossos dados para estudos de acompanhamento”, como Steffen Becker descreve possíveis desenvolvimentos futuros. “O aprendizado de máquina provavelmente poderia melhorar o algoritmo de detecção a tal ponto que também detectaria as mudanças nos menores chips que perdemos”.
.
