Na semana passada, participei do Hong Kong RISC-V Day, uma conferência que teve como objetivo reunir especialistas internacionais para discutir o estado atual e o futuro da computação por meio da arquitetura RISC-V, com um dos focos sendo a segurança e as proteções de privacidade.
RISC-V, pronunciado “risk five”, significa Reduced Instruction Set Computing (RISC), com o “V” representando a quinta versão. Uma arquitetura de conjunto de instruções define a interface entre software e hardware, ditando como um processador executa instruções. A natureza aberta do RISC-V é um dos seus pontos fortes mais significativos. É uma alternativa à arquitetura x86_64 usada pela Intel e AMD, ou à arquitetura aarch64 criada pela ARM. Você pode não reconhecer os nomes da arquitetura, mas provavelmente reconhece as empresas que as criaram e as usam.
Embora não tenha planos imediatos para integrar o RISC-V em nosso ambiente de produção, acreditamos que a arquitetura tem imenso potencial para o futuro. Estamos dando suporte ativo ao RISC-V neste estágio inicial, incluindo o patrocínio da biblioteca criptográfica wolfSSL—que usamos para nosso próprio protocolo VPN, Lightway—para adicionar suporte para aceleração de hardware nesta arquitetura. Isso é importante, pois sem ele, os aplicativos em execução no RISC-V sofrerão com criptografia de baixo desempenho.
No evento em Hong Kong, compartilhei minha perspectiva sobre o potencial do RISC-V para revolucionar o hardware da mesma forma que o código aberto transformou o software. Embora o RISC-V ainda não esteja pronto para adoção generalizada, ele está avançando mais rápido do que qualquer outra arquitetura, e estamos animados em fazer parte dessa jornada.
O poder da aceleração de hardware
Também recebi um laptop DC Roma II equipado com o Spacemit K1 SoC, um chip de ponta que exemplifica os rápidos avanços na tecnologia RISC-V. Neste novo laptop, conduzimos benchmarks criptográficos comparando desempenho não acelerado e acelerado por hardware com wolfSSL, e os resultados foram impressionantes.
| Algoritmo | Não acelerado (MiB/s) | Acelerado por hardware (MiB/s) | Melhoria |
| ChaCha-Poly1305 | 55.674 | 73.745 | Aumento de 1,32x |
| AES-256-GCM (criptografia) | 0,595 | 20.723 | Aumento de 34,8x |
| AES-256-GCM (descriptografia) | 0,595 | 20.739 | Aumento de 34,8x |
Para ChaCha-Poly1305, com aceleração de hardware habilitada, a taxa de transferência aumentou de 55,674 MiB/s para 73,745 MiB/s — uma melhoria de 32%. Isso é crucial para protocolos como o Lightway, que pode alavancar o ChaCha-Poly1305 para seu equilíbrio de velocidade e segurança.
A melhoria mais dramática foi observada com o AES-256-GCM. Na versão não acelerada, o AES-256-GCM atingiu apenas 0,595 MiB/s para criptografia e descriptografia. No entanto, com a aceleração de hardware habilitada, as velocidades saltaram para 20,723 MiB/s e 20,739 MiB/s, respectivamente — um aumento surpreendente de 34x.
Essas melhorias de desempenho são significativas e têm implicações não apenas para protocolos VPN como Lightway (que pode usar ChaCha ou AES-256), mas também para qualquer aplicativo que execute operações criptográficas em RISC-V. Isso inclui setores críticos como dispositivos IoT, sistemas automotivos e outras áreas onde a segurança e a eficiência são primordiais.
O caminho à frente
Embora esses ganhos de desempenho sejam impressionantes, é importante ter em mente que o RISC-V, especialmente no espaço do consumidor, ainda não está pronto para o horário nobre.
No Strong The One, vemos o RISC-V como uma tecnologia essencial para o futuro e apoiamos entusiasticamente seu desenvolvimento, reconhecendo que sua prontidão para produção ainda está no horizonte. Ao nos envolvermos cedo, nos colocamos em uma posição forte para aproveitar essa arquitetura em rápida evolução quando ela se tornar mais madura.
Fique ligado enquanto continuamos a explorar e oferecer suporte a tecnologias pioneiras como RISC-V. O futuro da privacidade e da segurança está se movendo rapidamente, e a Strong The One está comprometida em estar na vanguarda desses avanços.
