.
A flexibilidade dos conjuntos de portas programáveis em campo (FPGAs) os torna ideais para todos os tipos de aplicações, desde smartNICs, redes de telecomunicações e até mesmo para emular consoles de jogos retrô.
No entanto, os últimos FPGAs Versal da AMD – anteriormente Xilinx – revelados na terça-feira podem fazer um pouco melhor do que simular um microprocessador de 30 anos. As peças são projetadas para emular, testar e depurar chips antes mesmo de serem construídos.
Gravar um chip para fabricação é uma perspectiva incrivelmente cara, ainda mais se você descobrir um defeito após o fato. Usando esses FPGAs, os projetistas de chips podem “criar um gêmeo digital ou uma versão digital de seu próximo ASIC ou SOC bem antes do lançamento da fita de silício”, disse Rob Bauer, gerente sênior de linha de produtos da família Versal da AMD. Strong The One. “Eles podem verificar, podem começar o desenvolvimento de software muito mais cedo no ciclo de design, etc.”
De acordo com Bauer, isso só vai ficar mais difícil para os fabricantes de chips com a transição para técnicas avançadas de empacotamento, como arquiteturas de chiplet 2.5D e 3D. “Se você é um projetista de chips, não está mais fazendo verificação e desenvolvimento de software para uma única matriz, mas sim para um dispositivo baseado em chiplet com várias matrizes”, explicou ele.
É aqui que a AMD está posicionando seu Versal Premium VP1902. Medindo aproximadamente 77x77mm, o enorme chip possui 18,5 milhões de células lógicas – o dobro do chip de saída VU19P – bem como núcleos Arm dedicados para operações de plano de controle e rede integrada para auxiliar na depuração.
A ideia aqui é que, ao incluir funcionalidade geral de computação e rede, menos lógica do FPGA é usada por E/S, depuração ou plano de controle e mais para emular o ASIC ou SoC.
Além de dobrar a densidade do gate, a AMD diz que a peça também oferece o dobro da largura de banda, o que se traduz em uma taxa de nuvem efetiva mais alta ao emular o silício. Enquanto isso, o chip apresenta uma nova arquitetura de chiplet que coloca quatro blocos FPGA em quadrantes, o que, segundo Bauer, ajuda a reduzir a latência e o congestionamento à medida que os dados passam pelos chips.
Embora tudo isso possa parecer impressionante, qualquer um que tenha passado algum tempo brincando com emulação saberá que ela tende a ser altamente ineficiente, lenta e cara em comparação com a execução em hardware nativo, e a situação não é diferente aqui.
Emular SoCs modernos com bilhões de transistores é um processo bastante intensivo de recursos para começar. Dependendo do tamanho e da complexidade do chip, Bauer diz que dezenas ou até centenas de FPGAs abrangendo vários racks podem ser necessários e, mesmo assim, as velocidades de clock são severamente limitadas em comparação com o que você encontraria no silício rígido.
De acordo com a AMD, enquanto apenas 24 dispositivos são necessários para emular um bilhão de portas lógicas, ele pode ser dimensionado para suportar até 60 bilhões de portas em velocidades de clock superiores a 50MHz.
Bauer observa que a taxa de clock efetiva depende do número de FPGAs envolvidos. “Por exemplo, se você tiver um pedaço de IP que pode residir em um único VP1902, verá um desempenho muito maior”, disse ele.
Embora o FPGA mais recente da AMD seja amplamente voltado para fabricantes de chips, a empresa diz que os chips também são adequados para empresas que desenvolvem e testam firmware, blocos IP e prototipagem de subsistemas, validação de periféricos e outros casos de uso de teste.
Quanto à compatibilidade, fomos informados de que o novo chip aproveitará o mesmo pacote de desenvolvimento de software Vivado ML subjacente dos FPGAs anteriores da empresa. A AMD diz que também está trabalhando em colaboração com os principais fornecedores de EDA, como Cadence, Siemens e Synopsys, para adicionar suporte aos recursos mais avançados do chip.
O VP1902 da AMD está programado para começar a amostrar para clientes no terceiro trimestre, com disponibilidade geral a partir do início de 2024. ®
.
