.
A gigante de fabricação de chips taiwanesa TSMC atualizou suas tecnologias de processo, indicando que ainda está no caminho para iniciar a produção de chips de 2 nm em 2025 e expandir seu portfólio de 3 nm para incluir nós otimizados para computação de alto desempenho (HPC) e outro voltado para aplicações automotivas.
A empresa apresentou seus mais recentes desenvolvimentos tecnológicos em seu Simpósio de Tecnologia da América do Norte 2023 em Santa Clara, logo após postar sua primeira queda de receita em quatro anos em seus resultados financeiros do primeiro trimestre.
TSMC divulgado detalhes iniciais de seu nó N2 2nm de próxima geração no simpósio do ano passado, incluindo que mudaria para uma arquitetura de transistor de nanofolha, onde várias camadas empilhadas de silício são completamente cercadas pelo material da porta do transistor, em vez dos projetos FinFET atuais.
A empresa disse que está fazendo “progresso sólido” tanto no rendimento quanto no desempenho do silício N2, e que espera entregar uma melhoria de densidade superior a 1,15 vezes em relação ao nó N3E aprimorado que deve entrar em produção em massa este ano. Também é projetado para oferecer uma melhoria de velocidade de 15% em relação ao N3E na mesma potência, ou até 30% de redução de energia na mesma velocidade quando entrar em produção em 2025.
Com seu processo N3 de 3 nm agora em produção em volume e a versão N3E aprimorada chegando, a TSMC detalhou mais nós de 3 nm que planeja colocar em produção.
Essa linha expandida incluirá o N3P, que a TSMC afirma oferecer 5% a mais de velocidade do que o N3E com a mesma corrente de fuga ou uma redução de energia de 5 a 10% na mesma velocidade, além de um ligeiro aumento na densidade. A produção está prevista para o segundo semestre de 2024.
O nó N3X priorizará o desempenho e as frequências máximas de clock para aplicativos HPC e deverá adicionar outros 5% de velocidade à do N3P, mas com a mesma densidade de chip aprimorada do N3P e definido para entrar em produção em volume em 2025.
Outra parte do portfólio de 3 nm, o N3AE ou “Auto Early” permite que os clientes que visam o mercado de veículos lancem projetos este ano no nó de 3 nm, disse a TSMC, antes de um processo N3A totalmente qualificado para automóveis em 2025.
A TSMC não é a única fabricante de semicondutores com o objetivo de colocar a tecnologia de 2nm em produção em 2025. A Samsung, que bateu a TSMC para ser a primeira com 3nm, anunciado no ano passado que espera ter chips de 2 nm em produção em massa até 2025 e silício de 1,4 nm até 2027.
Enquanto isso, os planos da Intel para entregar “cinco nós em quatro anos” espera-se que a gigante dos chips de Santa Clara comece a produzir silício usando seu processo 20A em 2024, seguido pelo processo 18A em 2025. Estes são descritos como nós de 2nm e 1,8nm, respectivamente, embora haja alguma controvérsia sobre isso, com alguns na indústria dizendo que são basicamente nós de 5nm, mas com 20A “equivalente à” tecnologia de 2nm da TSMC.
A TSMC também disse que está desenvolvendo o N4PRF, uma tecnologia de processo para aplicações que integram circuitos de radiofrequência (RF), como wifi 7 projetos de sistema em chip. Espera-se que isso ofereça 1,77 vezes a densidade lógica e 45% menos consumo de energia do que a tecnologia N6RF existente da empresa usada para essas aplicações.
A fabricante de chips taiwanesa também está trabalhando em uma versão de sua tecnologia Chip on Wafer on Substrate (CoWoS) voltada para High Bandwidth Memory (HBM), capaz de acomodar 12 pilhas de matrizes de memória. ®
.
